banner
Centro notizie
Società integrata

Non

Jun 19, 2023

Rapporti scientifici volume 13, numero articolo: 11600 (2023) Citare questo articolo

524 accessi

Dettagli sulle metriche

Un obiettivo di lunga data dei dispositivi logici basati su CMOS è soddisfare le esigenze dei mercati chiave, tra cui il funzionamento a bassissimo consumo e l'elevata velocità operativa, insieme alla continua miniaturizzazione dell'architettura. Tuttavia, nonostante i progressi significativi nel loro sviluppo, i dispositivi convenzionali basati su CMOS soffrono ancora di inconvenienti come l'introduzione di grandi correnti di dispersione involontarie e un comportamento volatile. Pertanto, le porte logiche riconfigurabili basate sul dominio magnetico (MD) sono emerse come un'opzione molto promettente perché offrono velocità operative elevate, non volatilità e diverse funzioni logiche in una configurazione a dispositivo singolo. In questo caso, affrontiamo più porte logiche MD riconfigurabili in un singolo dispositivo con barra Hall a due canali variando le direzioni della corrente di lettura pilotate dalla tensione e selezionando un comparatore non invertente o invertente negli stack W/CoFeB/MgO/Ta. Il comportamento di commutazione MD non volatile indotto dalla coppia spin-orbita influenza in modo significativo le funzioni delle nostre porte logiche, che non sono necessariamente sincronizzate con un singolo clock. Adattando la commutazione MD alla coppia spin-orbita e alle uscite di tensione anomale dell'effetto Hall, abbiamo identificato otto porte logiche riconfigurabili, tra cui AND, NAND, NOR, OR, INH, Converse INH, Converse IMP e IMP, in un unico dispositivo. Questi risultati sperimentali rappresentano un significativo passo avanti in un'ampia gamma di applicazioni logiche basate su MD nel prossimo futuro.

I dispositivi basati sullo spin basati sulla manipolazione del grado di libertà dello spin nei sistemi magnetici sono di notevole interesse in quanto una delle opzioni più affidabili per fornire numerosi vantaggi, come elevata velocità dinamica, bassa corrente di dispersione, stabilità termica e memoria non volatile , rispetto ai tradizionali semiconduttori a ossido di metallo complementare (CMOS)1 a base di silicio. Tra i dispositivi di rotazione più importanti c'è la memoria ad accesso casuale magnetico di coppia spin-orbita (SOT-MRAM), che è vantaggiosa per una velocità di guida relativamente elevata, un basso consumo energetico e prestazioni durevoli2. Pertanto, negli ultimi anni, la coppia spin-orbita (SOT) indotta da diversi metalli pesanti (HM) come Ta e W sotto bias ha acquisito importanza come alternativa promettente per i dispositivi di rotazione di prossima generazione3,4,5,6,7 .

Per garantire tali promesse, alcuni dispositivi spintronici basati sull'effetto SOT sono sottrattori sommatori basati sullo spin, dispositivi neuromorfici inclusi mezzi skyrmion e dispositivi logici8,9,10,11,12. L'interazione Dzyaloshinskii-Moriya (DMI), un importante effetto di accoppiamento magnetico della superficie, è cruciale nei dispositivi logici basati sullo spin che utilizzano l'effetto SOT e il movimento della parete del dominio13,14,15,16,17,18. Il DMI nasce dall'accoppiamento spin-orbita all'interfaccia tra uno strato magnetico e uno strato di metalli pesanti non magnetici, portando al magnetismo chirale e alla formazione di strutture di spin uniche come gli skyrmioni19. La struttura di spin chirale è stata utilizzata per operazioni logiche basate su nanomagneti accoppiati chiralmente o sul movimento delle pareti dei domini attraverso la commutazione della chiralità20. Questi risultati sottolineano l'importanza di considerare il DMI durante la progettazione e l'implementazione di dispositivi logici basati sullo spin20.

In particolare, si prevede che i dispositivi logici riconfigurabili basati su SOT forniranno soluzioni per sistemi a bassissima potenza, alta velocità, alta densità e non volatili. Questi dispositivi possono anche eseguire più operazioni logiche in un singolo frame di dispositivo, migliorando la loro efficienza rispetto ai dispositivi logici convenzionali21,22,23,24,25,26,27,28,29. Ad esempio, numerosi studi su dispositivi logici riconfigurabili basati sullo spin hanno anche riportato operazioni logiche di successo utilizzando dinamiche skyrmion, giunzioni tunnel magnetiche e pareti di domini vorticosi basate sulla chiralità30,31,32,33,34.

Tra i vari approcci per i dispositivi logici riconfigurabili in spin, anche quelli che impiegano la commutazione di domini magnetici (MD) indotti dalla corrente hanno suscitato notevole interesse come elementi costitutivi di base per l'implementazione di componenti logici avanzati21, 24. Dimostrazioni sperimentali di componenti logici basati su pareti MD che utilizzano tunnel magnetico sono state segnalate giunzioni35, 36. Recentemente, i ricercatori hanno studiato le prestazioni di una porta logica MD riconfigurabile manipolando i segnali di uscita di tensione dell'effetto Hall anomalo (AHE) coniugati dall'effetto SOT. Sebbene le porte logiche MD mediante tensione AHE siano state riportate in precedenza, cercano ancora di sfruttare l'implementazione pratica di più porte logiche riconfigurabili in una configurazione a singolo dispositivo e di sfruttare il vantaggio del comportamento non volatile22, 24, 25.

 2 mV (orange color), the logic output is ‘T,’ allowing for the AND gate operation, defined by a non-inverting comparator. Conversely, when Vs < 2 mV (purple color), the logic output is ‘T,’ defined by an inverting comparator, permitting the NAND logic gate to be achieved. Sections of ⑥ ~ ⑨ represent the logic gate behaviors under a Hx leftward along the x-axis and Jread rightward along the x-axis. Based on Eqs. (1) and (3), the switching of the MD is reversed by an external magnetic field, resulting in an inversion of the AHE voltage. The corresponding results are implemented in the reconfigurable logic gates of the NOR or OR (Fig. 3b). Additionally, based on Eq. (1), the reconfigurable logic gates for NOR or OR are implemented by applying Jread leftward along the x-axis and Hx rightward along the x-axis. (Various MOKE images of MD switched by inputs are provided in supplementary Fig. S1)./p> 2 mV) or inverting comparator (Vs < 2 mV). (Experimental results regarding the logic gate operation by the read current direction are provided in Supplementary Fig. S4). To further achieve complex functions in future real microchips, one possible approach is to connect multiple gates in our scheme by adjusting the Vcc voltage of the comparators. For example, by increasing the Vcc voltage from 2 to 20 V, it can be ensured that Vout and logic inputs are equal, achieving the desired cascading effect. However, it should be noted that the ground should also be raised by + 10 V to maintain the proper voltage levels. This condition seems to be necessary for the successful operation of the cascaded logic gates./p>